uu快三

datasheet

Icbank半導體行业观察

文章數:10568 被閱讀:31331514

最新活動更多

Nexperia ESD 應用手册|读 ESD 干货答题赢好礼
免費申請英飛淩FMCW雷達解決方案Position2Go,角度,距離,速度,運動方向檢測一板搞定!
答题有礼|一起学习 Mentor PCB 手册
TI汽車方案拼圖,你敢挑戰嗎?
TTI&TE直播:傳感器在工业电机里的发展及最新應用
答题有礼|罗彻斯特电子带你解锁半導體全周期难题
【看NI案例分析,答题有礼】现代汽车旗下Hyundai Kefico的动力总成ECU功能测试方案
TI E2E™ 中文社区8周年,8本技術合集送给热爱技術的你!

更多最新新聞

  • e絡盟新型選擇器助力客戶精准選取適配烙鐵頭
  • Sanjay Rohatgi就任NetApp高级副总裁兼亚太区总经理
  • 为电机驱动器提供高功率密度 Infineon 逆变器模块贸泽开售
  • Nordic Thingy:91—简化的蜂窝物聯網原型开发
  • 技術文章—了解电机驱动的真空机器人的世界
  • 儒卓力在蓝牙技術方面继续扩大市场
  • 優異的穩定性和散熱性,Vishay新款IHDM邊繞電感器問市
  • 中國車聯網十年爭奪,痛點未除,變數叢生
  • 關于Mobileye,你或許還不知道的事
  • Hot Chips:英特尔推动“人工智能无处不在”

最新精華更多

  • 1 淺析浮點數
  • 2 漫談電路、信號處理中的“虛部”
  • 3 人生苦短,我用Micropython...
  • 4 雙手撸碼20+天,串口軟件(visu...
  • 5 徒手編寫了一個STM8的反彙編工具
  • 6 2017年大学生电子竞赛F题 方案级...
  • 7 格物致知01——拍頻
  • 8 C語言char字符串與中文編碼的坑
  • 9 漫話有源濾波器——低通濾波器篇
  • 10 漫話有源濾波器——高通濾波器篇

賬號入駐

3D閃存將走向何方?

2019-08-12
    閱讀數:

来源:本文由公众号半導體行业观察(ID:icbank)翻译自「pc.watch」,谢谢。


3D NAND Flash Memory(3D NAND Flash,3D NAND 闪存)的高密度发展正如火如荼地进行着。通过增加存储单元(Memory Cell)在垂直方向上的堆叠(3D堆叠)数量(Word Line的堆叠数),3D NAND闪存的高密度化、大容量化已经基本得以实现。通过融合3D堆叠技術、多值存储技術(在1个存储单元上存储多个bit的技術),获得了具有较大存储容量的Silicon Die(硅芯片)。


注:Memory Stack(存储堆栈)数是笔者推测的。
存储容量达到1Tbit以上、较大的3D NAND Flash Memory的开发事例。笔者根据各家公布的数据进行汇总的。(圖片出自:pc.watch)


在産品等级中最先进的3D NAND闪存最大可以把1Tbit或者1.33Tbit的庞大数据存储到1颗Silicon Die(硅芯片)上。

比方说,通过融合Samsung Electronics的把Word Line(字线)的堆叠数做到了64层(Intel和Micron Technology通过合作也做到了64层)的技術、1个存储单元上存储了4bit数据的QLC(Quadruple-Level Cell)技術,获得了1Tbit的存储容量。

此外,东芝Memory&Western Digital合作,融合字线的堆叠数做到了96层的技術和QLC技術,开发了达到1.33Tbit这一巨大容量的硅芯片。此处的1.33Tbit,在当今存储半導體业界属于全球最高值!

当前也正在开发Word Line(字线)堆叠数为128的3D NAND 闪存。SK Hynix在2019年6月公布,要通过利用128层的制造技術、每个存储单元上有3bit数据的TLC(Triple-Level Cell)技術,开发单个硅芯片的存储容量为1Tbit的3D NAND闪存。这是TLC技術方面最大的存储容量!
?

存儲容量在過去20年擴到了1,000倍


回望过去,以往的“平面型NAND(Planer NAND,2D NAND)”闪存主要通过微缩技術使存储容量扩大到128Gbit,多值存储方式采用的是MLC(2bit/cell)技術和TLC技術。

3D NAND 闪存技術的实用化以128Gbit为开端,256Gbit以上的存储容量被3D NAND“独霸”!多值存储方式采用的是TLC技術,后来QLC技術也被采用。

▼大容量化的進展
首发的1Tbit超级芯片(#13.1 东芝存储、Western Digital)
NAND閃存的大容量化進展(國際學會ISSCC上公布的矽芯片)。(圖片出自:國際學會SSCC執行委員會于2018年11月向媒體公布的資料。)


NAND閃存的存儲密度(按照矽的面積來計算的存儲容量)在2001年以後,以每年1.41倍的速度增大,相當于3年擴大了4倍的存儲容量!令人震驚的是2019年依舊在延續這一增長速度!

閃存集成密度的趨勢
NAND閃存存儲密度的推移(國際學會ISSCC上公布的矽芯片)。(圖片出自:國際學會SSCC執行委員會于2018年11月向媒體公布的資料。)

但是,时至今日,担忧3D NAND闪存未来的呼声出现在了存储半導體的研发团体(Community)里。担忧的内容大致分为2类。

其一,至此,牵引存储半導體大容量化的字线层数,在不久的将来其发展会出现“钝化”,或者说其发展会达到极限。其二,QLC方式下的多值存储技術是否会达到极限?存储单元的Bit数是否会出现无法再增加的情况?


Samsung公开谈到300多层的3D NAND闪存?


2019年8月6日,大型NAND厂家相继公布了消除以上担忧的Road Map(産品路线图)和技術要素。

今年8月6日,最大的NAND廠商Samsung Electronics公布开始量产SSD,此款SSD搭载了通过单堆栈(Single Stack)形成了136层Memory Through Hole(存储过孔)的256Gbit 3D NAND闪存。所谓136层的Memory Through Hole(存储过孔),在层数方面是历史最高值。除去Source Line、Dummy Word Line,存储单元(Memory Cell Storing)的字线层数为110-120。

此次发布中,应该关注的是他们提到的通过堆叠3个136层的单堆栈(Single Stack),最终可以堆叠300多层的的存储单元(Memory Cell)。最大廠商Samsung表示了如此强势的观点,着实罕见。

雖然還未明確300層的開發時間,不過應該已經著手研發了。


持续发展的字线堆叠数的Road Map(産品路线图)


之前东芝Memory 提到过通过Memory Through Hole(存储过孔)技術可能提高字线堆叠数。在2017年5月的国际学会IMW上,东芝提到可以实现200层的2Tbit/Die。2017年5月时间点,3D NAND闪存技術的字线堆叠数最大达到64层!我们迎来了在此基础上增加3倍的Road Map(産品路线图)!

第二年(2018年)的8月,在闪存半導體的行业大会FMS(Flash Memory Summit)上,SK Hynix表示,200层不过是一个过渡期,最终实现500层也是可能的!虽然没有公布单个Silicon Die的存储容量,从以往的趋势来看,应该是可以做到4Tbit/Die的堆叠数。

而且,今年(2019年)的8月6日,SK Hynix在FMS(Flash Memory Summit)上做了主题演讲(Key Note),演讲中很强势地提到了其Road Map(産品路线图):2020年176层、2025年500层以上、2030年800层以上。所谓的800层,理论上,是实现了8Tbit/Die的堆叠数。也就是说,用1个芯片(Single Die)就可以获得1TB!

SK Hynix在FMS(Flash Memory Summit)上做的主题演讲(Key Note)中展示的其Road Map(産品路线图)。(圖片出自:筆者攝影,下同)


多值存儲終于實現了5bit/cell


8月6日,又发生了令人震惊的事情!东芝存储半導體在FMS的主题演讲中表示,提高3D NAND闪存的存储密度的2个技術要素。

其一,就是多值存储技術。东芝表示,正在开发在一个存储单元(Memory Cell)上存储5bit数据的“PLC技術”。据说,主题演讲的听众当时颇受震惊!

以往的多值存储方式多采用的是一个存储单元(Memory Cell)上存储4bit的数据的QLC(Quadruple-Level Cell)技術。在QLC技術中,1个存储单元中写入了15个等级的阈值电压。相邻的阈值电压的差很小,很难调整。因此,在多值存储方式下,QLC技術达到了极限。

然而,东芝存储半導體却打破了这一认知,并展示了1个存储单元中写入31个等级的阈值电压时的实验结果。与东芝共同开发的合作伙伴Western Digital也展示了包含5bit/cell的多值存储的幻灯片。另外,把QLC改为PLC(注:笔者认为,P应该是“penta”的缩写),存储密度可以提高25%以上。

东芝存储半導體公布的QLC(4bit/cell)技術下的阈值电压分布。(圖片出自:筆者攝影)


东芝存储半導體公布的PLE(5bit/cell)技術下的阈值电压分布。(圖片出自:筆者攝影)

Western Digital公布的多值存储方式的说明幻灯片。(圖片出自:筆者攝影)


存儲密度提高2倍的終極手段


另一种技術是,通过将存储单元(Memory Cell)的字线(Word Line)分割一半,使每个Memory Through Hole(存储过孔)的存储单元(Memory Cell)数量增加2倍。很明显生产将会变得十分困难,从理论上看,具有存储密度会增加2倍的优点。?

东芝在主题演讲中,展示了将字线分割一半的Charge Trap(CT)型的单元(Cell)和Floating Gate(FG)型的单元(Cell)的试做断面的观察图像。

通過把存儲單元的字線分割一半,存儲密度提高兩倍。左邊是概念圖,右側是試做的單元的構造、斷面觀察圖。(圖片出自:筆者攝影)


3D NAND闪存的大型廠商的开发热情似乎一点儿也没有降低,超多层、多值存储、存储单元的分割等,毫无疑问任何一项都是非同一般的高难度技術,即便如此,也要硬着头干下去,或许就是这个行业特征!

*點擊文末閱讀原文,可閱讀本文原文。

*免责声明:本文由作者原创。文章内容系作者个人观点,半導體行业观察转载仅为了传达一种不同的观点,不代表半導體行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半導體行业观察。


今天是《半導體行业观察》为您分享的第2034期内容,欢迎关注。

推薦阅读

半導體行业观察

半導體第一垂直媒体

实时 专业 原创 深度


識別二維碼,回複下方關鍵詞,閱讀更多

射頻|台積電|江北新區|AMD|FPGA|EDA|集成電路|MRAM


回複 投稿,看《如何成为“半導體行业观察”的一员 》

回複 搜索,還能輕松找到其他你感興趣的文章!

點擊這裏,閱讀
文章原文!

About Us 關于我們 客戶服務 聯系方式 器件索引 網站地圖 最新更新 手機版

站點相關: TI培訓

北京市海澱區知春路23號集成電路設計園量子銀座1305 電話:(010)82350740 郵編:100191

電子工程世界版权所有 京ICP證060456號 京ICP備10001474號 電信業務審批[2006]字第258號函 京公海網安備110108001534 Copyright ? 2005-2018 EEWORLD.com.cn, Inc. All rights reserved